(B) 日本国特許庁 (JP)

型公表特許公報(A)

⑪特許出願公表 昭57---501105

⊕Int. Cl.³ H 03 H 19/00 識別記号

庁内整理番号 8124-5 J 砂公表 昭和57年(1982)6月24日

部門(区分) 7(3) 審査請求 未請求

(全 4 頁)

図スイッチ動作されるコンデンサを有する余弦フィルタ		②発	明	者	鈴木トシロウ
の特 願	BZ56501996				八王子市コヤス 2 -32日立アパートメント・デー - 206
20出 願		砂田	願	人	アメリカン・マイクロシステムズ・イン
80翻訳文提出日	昭57(1982) 1 月29日				コーポレイテツド
86国際出願					アメリカ合衆国カリフオルニア95051サ
Ø国際公開番号	WO 81/03587				ンタ・クララ・ホームステツド・ロード
@国際公開日					3800
優先権主張		砂出	願	人	株式会社日立製作所 東京都千代田区丸の内1丁目5番1号
仰発 明 者	グレゴリアン・ルービック	团代	理	人	弁理士 小橋一男 外1名
	アメリカ合衆国カリフオルニア95050サ	砂指	定	玉	DE(広域特許), FR(広域特許), GB
	ンタ・クララ・ショアサイド・コート23				(広域特許), JP, NL(広域特許), SE
	82				(広域特許)

11

1:

請求の範囲

1. エィリアシングを啓還する為にサンプリング 周抜数の周辺に絞ける入力アナログ信号の外来的周 波散成分を抑圧可能なサンプルーデータシステムに 使用する余弦フィルタに於いて、前記フィ・タが、 入力リード旅に接続された負擔子と接地接続された 正緒子と出力リード線とを有する演算増福器を具置 し、アナログ信号軍と前記演弊増福器の前記入力リ ード線に接続可能なスイッチ動作されるコンデンサ を有する入力回路機を具備し、前配回路網が第 1コ ンデンサ有すると共に2つの交番クロックによって 制御されるスイッチ手段とを有し1つおきごとのク ロック周期に於いて前記第1コンデンサ上の全電荷 が譲接する半周期に設ける入力電圧の和であり、第 1フィードパックリード糖と第2フィードパックリ 記第1フィードバックリード線は剪配装算場框器の 前記入力リード籍と出力リード籍との間に設けられ た2番目のコンデンサの両端側に接続されており、 前記第2フィードバックリード単は前記第1フィー ドパックリード線と並列接続されると共に、前記2 つの交番クロックの少くとも一方によって割御され るスイッチ手段を有するフィルタ。

2。 請求の範囲第1項に記載した余弦フィルタに

於いて、前記入力回路網の前記スイッチ手段が前記 アナログ信号額と前記資料増展器の入力リード籍と の間に直列接続された第1及び第2MOSFETス イッチを有すると共に前記アナログ信号線と接地と の間に直列接続された第3及び第4MOSFETス イッチを有し、前記第1コンデンサが前記第1及び 第2スイッチとの間にある節点に接続された上側ブ レートを有すると共に前記第3及び第4スイッチの 間にある節点に接続された下側プレートを有し、前 配第1及び第4スイッチは第1フェーズクロックに 接続されたゲート電極を有しており且つ前記第2及 び第3スイッチは交互的な第2フェーズクロックに 接続されたゲート電纜を有しているフィルタ。 3. 請求の範囲第1項に記載した余弦フィルタに決 がゲート電価をフェーズ1クロックに接続した単一 のMOSFET装置を有しているフィルタ。 4. 請求の範囲第1項に記載した余弦フィルタに決 いて、前記フィードバック回路網の前記スイッチ手 段が前配第2フィードバックリード植上に直列接続 された一対のMOSFETスイッチを具備し、且つ

前記-対のMOSFETスイッチ間に接続された上

御プレートを有すると共に接地接続された下側プレ

ートを有する第3コンデンサを具備するフィルタ。

-1-

ルーピックグレゴリアン及びトシロウ鈴木

発明の背景

本発明はサンプルーデータシステム用の電子フィルタ回路に関するものであって、更に詳細には、スイッチ動作されるコンデンサを有するタイプのフィルタに対する前面フィルター乃至は余弦フィルターに関するものである。

2 特表昭57-501105

同一の問題が存在していた金属一酸化物ーシリコン (MOS) 装配を使用し且つスイッチ動作されるコンデンサを有するフィルタを使用した回路に適用することは不可能である。

スイッチ動作されるコンデンサを有するフィルタ は所定の割合でアナログ入力信号をサンプルするサ ンプルーデータシステムである。この場合に信号が 帯域制度されていない場合には、サンプリング風波 数の周辺に於ける全ての成分が基本帯域内に折り返 されて、前述したエイリアシングの問題を発生させ る。(Fs)でクロック動作されスイッチ動作され るコンデンサを育する低級フィルターに於いては、 (FI) を潜送帯域組とした場合にアナログ前回フ ィルタよって入力信号を(FsーFp)に帯域制限 する必要がある。(F8)が低い場合には、複雑な アナログ前観フィルタが必要とされる場合がある。 しかしながら、フィルタの質に余弦フィルタを設け た場合には、入力信号は外部的に2Fs + Fp に帯 域制限され、従って外部的なアナログ反エイリアシ ングフィルタに関する条件を 2倍の程度観和させる。 従って、前述した余弦フィルタ機能を与える様なス イッチ的作されるコンデンサを有するフィルタと適 合性のある回路を設けることが必要となった。

3

発明の簡単な要約

前述した問題は外部的な前輩フィルタに関する条 件を2倍の程度機和するか、又は2個の余弦フィル 夕を使用した場合にはその条件を 4 倍程度額和する ことも可能な、実際のフィルタの前に余弦フィルタ を付加することによって解決される。単一の余弦フ ィルタに対しては、使用されるクロック信号は尚且 つ(FL)であるが、信号は(2F5)でサンプル される。本発明に基づく余弦フィルタ回路は、演算 婚嘱器を有し、該演弊堪攜器の負入力難は入力節点 に接続されており、鉄入力節点はフィードパックコ ンデンサを介して演算増幅器出力組からのフィード パック世号及び交番クロックフェーズによって制御 される 4 個のMOSFETスイッチ回路線によって 製御されるスイッチ動作される入力コンデンサを介 して入力信号を受け取る。本回路の伝達関数はそれ に次続するフィルタのサンプリング周波数に於いて ゼロの伝達を与える。従って、余弦フィルタはサン プリング 周 被 数 (F s) の 周 辺 に 技 い て 入 カ ア ナ ロ グ信号の外来的な周被数成分を抑圧するという重要 な機能を与えるものであり、従ってエイリアシング の問題を回避している。本発明の典型例に放いては、 演算単幅器のフィードバック部に3番目のスイッチ 動作されるコンデンサを付加することによって本衆

弦フィルタが独立したスイッチ動作されるコンデン サを有する余弦フィルタを構成している(また、その出力編はサンプリング周波数に放いてゼロを与える)。

本発明のその他の目的。利点及び特徴は図面に即して記載された本発明の一支施制に関する以下の記載から明らかになるものである。

因国の簡単な説明

第 1 団は本発明に 蓋づくスイッチ 動作されるコン デンサを有する余弦フィルタの回路図である。

第1a 図は第1図の回路に使用する交響クロック に関するタイミング練図である。

着2回は本発明に基づく敗立したスイッチ動作されるコンデンサを有する余弦フィルタの回路図である。

第2 a 図は第2 図の回路に使用される交番クロックに関するタイミング糖図である。

実施例の詳糊な説明

図面に関し説明すると、第1図は本発明の原理を 具体化したスイッチ動作されるコンデンサを有する 象弦フィルタ乃至は前置フィルタ10を示している。 簡単に説明すると、本回路は、演算増幅客12を有 しており、その正端子は接地接続されており、一方 **負入力増は入力節点14に接続されている。リード** 着16に放ける入力信号電圧(Vin)はスイッチ動 作されるコンデンサを有する回路機を介して節点1 4 に接続されている。従って、リード集16はリー ド第18に接続されており、リード第18は一対の MOSFETスイッチ装置20と22のソース/ド レイン増子を相互接続しており、これらスイッチ鞍 置を20及び22のゲートはそれぞれ交番するフェ (φ」)に接続されている。MOSFET22はり ード糖24によって3番目のMOSFETスイッチ 枝置26に接続されており、スイッチ装置26の他 方のソースノドレイン囃子は接地接続されると共に そのゲートはフェーズ1クロック(中」)に接続さ れている。関係に、MOSFET技能20はリード 単28によって4番目のMOSFETスイッチ30 に接続されており、スイッチ30の他方のソース/ ドレイン帽子は入力節点14に接続されると共にそ のゲートはフェーズ2クロック(中ェ)に接続され ている。リード誰24と28との国に延在してリー ド幕32が設けられており、(αC)の値を有する コンデンサ34の対抗プレート電子に接続されてい る。 演算婚姻第12はその出力(V0)リード機

3 8 からコンデンサ 4 0 (Cの 値を有する) を介して 節点 1 4 に 延在するフィード パックリード 値 3 6 を有している。 波輝 増 艦 器 1 2 の出力 棚 と節点 1 4 との間の並列リード 幕 4 2 に 於いてフェーズ 1 クロック (φ:) に ゲートが接続された 5 番目の M O S F E T スイッチ 4 4 が 設けられている。

本回路10がリード業16に供給される可変信号 電圧車(Vin)に接続されているとした場合に、そ の動作は以下の如くなる。クロックフェーズ1(φ 」)に放いて、演算増機器12のフィードパックル ープに放けるコンデンサ40はスイッチ44の動作 によってゼロに放電される。四時に、MOSFET スィッチ20と26とがフェーズ1(φェ)クロッ クで動作可能とされるのでコンデンサ34は入力電 圧 Vin (n T-T/2) に充電される。クロックフ ェーズ2 (ø z) に於いて、入力 (V in) はリード ■18によってMOSFET22を介しコンデンサ 34の下側プレートに直接供給される。 団時に、M OSFETスィッチ30が閉じられて、コンデンサ 34の上根プレートが入力節点14に接続されると 共に演算増編器12の非反転(一)入力機に接続さ れる。従って、入力コンデンサ34に於ける電圧の 全充電量は顕接する半周期に放ける入力電圧の和で あって、フェーズ2(φェ)クロック段期の装備に

7

於ける演算増幅器12からの出力電圧は以下の如く 与えられる。

Vo (a)
$$--\alpha$$
 [Vin(n T)
+ Vin(n T - T / 2)]

すなわち、伝達関数は次式で与えられる。

$$V \circ (z)$$
 $+ (z) = \frac{-1/2}{V \ln(z)}$

本フィルタの間被敷応答は次式で与えられる。 | H (exp (J ω t))]

- α f 2+ 2cos (ωt) / 2

尚、Tは余弦フィルタに次続するフィルタのクロ

の T / 2 - πに対しては、H = 0 となる。これが 意味することは、本余弦フィルタはそれに次眺する フィルタのサンプリング間被数に放いてせ口の伝達 を有するときうことである。コンデンサ3 4 と 4 0。 とに介して適切な寸法を選択することによって、コ ンデンサ比αの値を使化させて可変利得余弦フィル タを頼成することが可能である。

第1因の回路は独立したフィルタではないが、別 のスイッチ動作されるコンデンサを有するフィルタ が乗られる様な回路に於いてそのようなフィルタと は合して使用される前置フィルタとして異成されて 8

いる。回路10に比較的優かな修正を施すことによ って、第2因に示した如く、独立したフィルタ弁別 器である余弦フィルタ10a を模成することが可能 である。この場合に扱いても、スイッチ動作される コンデンサを有する入力回路網の要素は回路10と 即じである。 かしながら、廣算増幅器12aに対 するフィードパック回路網に扱いて、フィードパッ クリード無3 6 g に扱いて通常の保持コンデンサ 4 Oa に付け加えて別のコンデンサ48が設けられて いる。この付加的なコンデンサは一幅側が接地投鉄 されており色準備が 2個のMOSFETスイッチ5 2と54との間のリード番50に接続されており、 これらのスイッチは並列フィードパックリード単 4 2a と直列接続されている。これら後者のスイッチ 要素52及び54のゲートは、それぞれ、クロック フェース2(φょ)及びクロックフェーズ1(φι) によって制御される。

第2 図の回路の動作に終いては、コンデンサ40 a と48 とは同一の値(C)を有する。最初のクロック周別に放いて、入力信号(Vin)は一番のの入力コンデンサ34a を充電する。両時に、本回路の出力(Vo)がフィードバックコンデンサ48によってサンブルされる。次いで、フェーズ2(Φ」)クロック周別に於いて、入力コンデンサ34aの下

本発明が関与する当談技術に放ける当業者等にとって、本発明の構成に放ける機々の変更や著しく員なった実施例や適用例が本発明の精神及び範囲を逸及することなりに容易に想到可能なものである。本

特表昭57-501105 明編書に於ける開示及び記載は単に例示的なもので あって、何等限定的な意図をもって成されたもので ない。



